遅延時間を距離に変換
Propagation delay to pattern length conversion Microstrip line (surface) and Stripline (internal layer)
内層（ストリップライン）： L = TD × c / √εr
表層（マイクロストリップ）： εeff = (εr+1)/2 + (εr-1)/2 × (1+10h/w)^−0.5
L = TD × c / √εeff
表層（マイクロストリップ）： εeff = (εr+1)/2 + (εr-1)/2 × (1+10h/w)^−0.5
L = TD × c / √εeff
{{ inp.title }}
{{ inp.unit }}
➧
{{ out.title }}
{{ out.unit }}
「Xpsの遅延を何mmの配線で実現するか」を逆算します。高速インターフェースの等長設計（スキュー管理）で頻繁に使います。
DDR4-3200の例：
• 1bit周期 ≈ 313 ps
• スキュー許容値 ≈ ±20 ps → 約±1.4mm以内の誤差で合わせる必要
表層は実効誘電率が内層より低いため、同じ長さでも遅延が少なくなります。層選択時の参考にしてください。